Серия: Мир электроники
Дисциплина: Вычислительные системы
Жанр: Научные монографии
Глава 1. Введение | 7 |
Глава 2. Основные принципы концептуального проекта | 10 |
2.1. Предыстория | 10 |
2.1.1. Электронная вычислительная машина БЭСМ-6 | 10 |
2.1.2. Система обработки данных АС-6 | 11 |
2.1.3. Вычислительная система «Электроника СС БИС» | 13 |
2.1.4. Исследования по неоднородным вычислительным суперсистемам | 17 |
2.2. Комплексный подход. Взаимосвязь технологии и архитектуры | 19 |
2.3. Формы параллелизма в программах и в архитектуре | 22 |
2.4. Принципы параллелизма и локальности данных | 23 |
2.5. Развитие технологии и совместимость | 25 |
2.6. Новые подходы к разработке архитектуры, аппаратуры и программного обеспечения | 27 |
2.7. Основные принципы построения системы | 29 |
2.8. Требования к прикладным программам | 32 |
2.9. Основные новые особенности программного обеспечения | 34 |
2.10. Снижение потребляемой энергии | 36 |
Глава 3. Архитектура системы | 37 |
3.1. Отличительные особенности проекта мультиархитектурной системы | 37 |
3.2. Многомодульная масштабируемая основная машина | 37 |
3.2.1. Векторные и скалярные мультикоманды | 40 |
3.2.2. Локализация данных | 44 |
3.2.3. Масштабируемая векторная машина | 45 |
3.2.4. Масштабируемая конвейерная скалярная машина | 45 |
3.2.5. Масштабируемые мультиархитектурные машины | 52 |
3.2.6. Масштабируемые специализированные машины | 52 |
3.3. Сетевая структура системы | 53 |
3.3.1. Сеть памяти | 54 |
3.3.2. Сеть управления | 55 |
3.3.3. Межузловая сеть | 57 |
3.4. Иерархическая структура системы | 58 |
3.5. Мониторно-моделирующая подсистема, сеть управления и система программирования | 64 |
3.6. Обеспечение мультипрограммного режима | 65 |
Глава 4. Архитектура и система команд масштабируемой основной машины | 67 |
4.1. Масштабируемая основная машина | 67 |
4.2. Состав и топология масштабируемой основной машины | 69 |
4.3. Организация памяти | 70 |
4.4. Директивы | 71 |
4.5. Функциональные устройства | 72 |
4.6. Система команд масштабируемого процессора | 72 |
4.6.1. Форматы данных | 72 |
4.6.2. Форматы команд | 73 |
4.7. Система команд модуля диспетчерского управления | 73 |
4.7.1. Модуль диспетчерского управления | 73 |
4.7.2. Мониторные команды | 75 |
4.7.3. Выдача команд в модуль МСА | 75 |
4.7.4. Команды загрузки непосредственных данных | 75 |
4.7.5. Команды передачи управления | 76 |
4.7.6. Команды обмена | 77 |
4.7.7. Команды обработки | 80 |
4.8. Система команд модуля скалярно-адресного | 82 |
4.8.1. Модуль скалярно-адресный | 82 |
4.8.2. Мониторные команды | 83 |
4.8.3. Команда выдачи векторной мультикоманды | 83 |
4.8.4. Команда выдачи скалярной мультикоманды | 84 |
4.8.5. Команды передачи управления | 84 |
4.8.6. Команды обмена | 85 |
4.8.7. Команды обработки | 86 |
4.9. Система команд модуля векторной обработки | 87 |
4.9.1. Модуль векторной обработки | 87 |
4.9.2. Мониторные команды | 88 |
4.9.3. Команды обмена | 89 |
4.9.4. Команды обработки | 91 |
4.10. Система команд модуля скалярной обработки | 93 |
4.10.1. Модуль скалярной обработки | 93 |
4.10.2. Обмен между оперативными регистрами и буферной памятью | 94 |
4.10.3. Команды скалярной обработки | 95 |
4.11. Сетевая структура масштабируемой основной машины | 96 |
4.11.1. Внутренние сети вычислительного узла | 96 |
4.11.2. Внутренние межсоединения основной машины | 96 |
Глава 5. Архитектура функционально-специализированных машин | 98 |
5.1. Принципы программирования | 98 |
5.2. Операционная система | 99 |
5.3. Принципы аппаратной реализации функционально-специализированных машин | 100 |
5.4. Архитектура и система команд функционально-специализированных машин | 101 |
5.4.1. Архитектура и система команд базового процессора | 101 |
5.4.2. Оперативная память функционально-специализированных машин | 109 |
5.4.3. Коммутаторы и адаптеры сети памяти | 110 |
5.4.4. Архитектура и система команд управляющей машины | 111 |
5.4.5. Архитектура и система команд сетевой машины | 111 |
5.4.6. Архитектура и система команд обменно-редактирующей машины | 114 |
5.4.7. Архитектура и система команд периферийной машины | 120 |
5.4.8. Центральная управляющая машина | 124 |
5.4.9. Моделирующая машина | 124 |
Глава 6. Сравнение с зарубежными проектами. Концептуальный приоритет | 125 |
6.1. Неоднородная система. Мониторно-моделирующая подсистема | 125 |
6.2. Масштабируемый процессор | 127 |
6.3. Мультиархитектура | 129 |
6.4. Сеть памяти, обменно-редактирующая машина | 131 |
6.5. Межузловая сеть | 132 |
6.6. Архитектурная и конструктивная иерархия | 133 |
Глава 7. Заключение | 134 |
7.1. Этапы развития высокопроизводительных вычислительных систем | 134 |
7.2. Перспективы развития | 137 |
7.3. Этапы реализации проекта | 138 |
Литература | 140 |
Отзывы: нет |
© 2001–2022, Издательство «Директ-Медиа» тел.: 8-800-333-68-45 (звонок бесплатный), +7 (495) 258-90-28 manager@directmedia.ru